# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-031815

(43) Date of publication of application: 02.02.1999

(51)Int.Cl.

H01L 29/78

(21)Application number : 09-186603 (22)Date of filing:

11.07.1997


(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: NAKAMURA KATSUMITSU

# (54) SEMICONDUCTOR DEVICE HAVING TRENCH STRUCTURE AND FABRICATION THERFOF

## (57)Abstract:

PROBLEM TO BE SOLVED: To enhance the characteristics of an insulation film by extending the insulation film from the inner surface of a trench in a semiconductor substrate to the outer surface of the semiconductor substrate along the major surface thereof and extending a conductive part from the inside of the trench to the outer surface of the semiconductor substrate along the major surface thereof. SOLUTION: A semiconductor substrate is produced by forming an n--type low concentration diffusion layer 1, an n-type diffusion layer 2 and a p+-type high concentration diffusion layer 3 and then a p-type base layer 4 is diffused into the semiconductor substrate from the surface thereof. An n+-type emitter diffusion layer 5 is



formed partially at the upper part of the p-type base layer 4. Subsequently, a CVD film is deposited and patterned to open the position for making a trench before making the trench by etching the semiconductor substrate. Thereafter, an insulation film 11 is formed entirely from the inner wall to the outer surface of the trench which is eventually filled with a conductive film of gate electrode material 12 up to the outer surface of the semiconductor substrate.

LEGAL STATUS

[Date of request for examination]

21 02 2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-31815 (43)公開日 平成11年(1999)2月2日

(51) Int.Cl.\* 識別記号 FΙ H01L 29/78 H01L 29/78 652K 653A 655A

## 審査請求 未請求 請求項の数22 OL (全 17 頁)


(21)出職番号	<b>特膜平9</b> -186603		000008013
			三菱電機株式会社
(22) 出顧日	平成9年(1997)7月11日		東京都千代田区丸の内二丁目2番3号
		(72) 発明者	中村 勝光
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(74)代理人	弁理士 高田 守 (外1名)

## (54) 【発明の名称】 トレンチ構造を有する半導体装置及びその製造方法

#### (57)【要約】

【課題】 トレンチMOSゲート構造を有するMOSゲ ートパワーデバイスなどにおいて、トレンチ内壁に形成 するゲート酸化膜の特性を向上させる。

【解決手段】 トレンチの内表面から半導体基板の主面 に沿った外表面にまで延在するゲート酸化膜を形成する ともに、トレンチの内部から突出して半導体基板の主面 に沿った外表面にまで延在するゲートを形成する。ま た、ゲート酸化膜をトレンチの開口部から外表面にかけ て厚く形成し、ゲートをトレンチの関口部で絞り込んだ 形状にする。



### 【特許請求の範囲】

[請求項1] 半導体基板の主面に形成されたトレンチ と、前記トレンチの内表面から上配半導体基板の主面に 沿った外表面にまで延在する色縁膜と、前配トレンチの 内部から上記半導体基板の主面に沿った外表面にまで延 在する薄電部とを個えたことを特徴とするトレンチ構造 を有言る半導体装置。

1

【請求項2】 前記絶縁膜が前記トレンチの関口部から 前記外表面の部分で厚く形成され、前記導電船が前配ト レンチの関口部分で絞り込まれた形状を有することを特 修とする請求項1に記載のトレンチ構造を有する半導体 装置。

【請求項3】 隣り合うトレンチの間で前配絶縁棟と前 記導電部とがそれぞれ連続して形成されたことを特徴と 前端項1又は2に記載のトレンチ構造を有する半導 体装置。

【請求項4】 前記絶縁膜を挟む全キャパシタ面積のうち、前配半導体基板の主面に沿った外表面の絶縁鎮部分を挟むキャパシタ面積が5%以上となるように形成されたことを特徴とする請求項1~3のいずれかに配載のトレンチ機差を有する半導体変量。

【請求項5】 前記絶縁膜の全ゲートエッジ長のうち、 前監外延節の絶縁膜部分のゲートエッジ長が30%以上 となるように形成されたことを特徴とする請求項1~3 のいずれかに記載のトレンテ構造を有する半導体装置。

【請れ項6】 半導体基板の主面に形成されたトレンチ と、前記トレンチの内表面から上記半導体基板の主面に 沿った外表面にまで延在する絶機度と、すくなくとも前 記トレンチの内部に形成された導電部とを備え、前記絶 経膜の前記外表面での厚みが前記内表面での厚みより2 の 造を有する半導体装置。

【請求項7】 半導体基板の主面に形成されたトレンチ と、少なくとも前記トレンチの内表面に形成され、熟酸 化膜の上にCVD膜を積層した2層構造、又はCVD膜 の上に系熱性(限を積層した2層構造、もしくは熟酸化膜 の上にCVD膜を積層した3層構造、もしくは熟酸化膜 の上にCVD膜を積層した5個構造、もしくは熟酸化膜 が上にCVD膜を積層しさらに熱酸化膜を積層した3層 構造の絶極度と、少なくとも前記トレンチの内部に形成 された薄電節とを備えたことを特徴とするトレンチ構造 を有する半導体装置。

【請求項8】 半導体基板の主面に形成されたトレンチ と、少なくとも前配トレンチの内表面に形成された絶縁 膜と、すくなくとも前配トレンチの内部に形成され産業 が注入された導電部とを備さたことを特徴とするトレン チ構造を有する半導体装置。

【請求項9】 前記半導体基板をシリコン半導体基板と し、前記絶域機をシリコン酸化機とし、前記導電機をシ リコン多結晶導体とすることを特徴とする請求項1~8 のいずれかに記載のトレンチ構造を有する半導体装置。 【請求項10】 前記半選体基族の前部トレンチ側面を 50 チャネルとし、前配絶縁膜をゲート絶縁膜とし、前記導 電膜をゲートとすることを特徴とする請求項1~9のい ずれかに記載のトレンチ構造を有する半導体装置。

【請求項11】 半導体基板の主面にトレンチを形成する工程と、前記トレンチの外表面から上記半導体基板の主面に沿った外表面にまで延在する絶縁膜を形成する工程と、前記・レンチの内部を含む前記半導体基板の主面に発電膜を形成する工程と、前記等電膜が前配トレンチ内部から前記半導体基板の主面に沿った外表面に延在するように前記導電膜の前配トレンチより所定距離離れた部分をエッチング除去する工程とを含むことを特徴とするトレン手構造を有する半導体装置の製造方法。

【請求項12】 半導体基板の主面にトレンチを形成する工程と、前記トレンチの内表面から上記半導体基板の主面に沿かた外表面にまで延在する第1の絶縁膜を形成して後に前記第1の導電膜を形成した後に前記第1の導電膜を形成して後に前記第1の導電師を上記トレンチの閉口面と即位で量までエッチング勢去して第1の導電師を形成する工程と、前記半導体基板の主面全体に第2の途縁膜を残して前記・レンチの的問記第1の導電部に運ぎる関係を残して前記第1の導電部に運ぎる関係を形成する工程と、前記第1の導電部に運ぎる関係を形成する工程と、前記第1の導電部に至る第2の導電部を形成する工程とを含むことを特徴とするトレンチ構造を有する半導体装置の製造方法。

【請求項13】 前配絶縁模及び前記導電模が、隣り合 うトレンチの間で連続するように形成することを特徴と する請求項11又は12に記載のトレンチ構造を有する 半導体機質の製造方法。

【請求項14】 前記給帳機を挟む金キャベシタ面積の うち、前記半導体基板の主面に沿った外表面の絶縁膜部 分を挟むキャベンク面積が5%以上となるように前記地 縁膜及び前記導電機を形成することを特徴とする請求項 11~13のいずれかに記載のトレンチ構造を有する半 導体装置。

【請求項15】 前記絶縁譲の全ゲートエッジ長のうち、前記半導体基板の主面に沿った外表面の絶縁膜部分のゲートエッジ長が30%以上となるように前記絶縁膜及び前記導電膜を形成することを特徴とする請求項11

40 ~13のいずれかに記載のトレンチ構造を有する半導体 装置。

【請求項16】 半導体基板の主面にトレンチを形成する工程と、前記トレンチの内表面から上記半導体基板の主面にあった外表面にまって結緩機を延在させかつ前記外表面での厚みを前記内表面での厚みを前記トロッチの内部を含む前記半導体基板の上面に非電度を形成する工程と、前記率電機を前記トレンチに対応してパターニングする工程とを含むことを特徴とするトレンチ構造を有する半導体装置の製造方法。 (請求項17) 半導体基板の主面にトレンチを形成する る工程と、少なくとも前記トレンチの内表面に熟験化膜 を形成しこの熱験化膜の上にCVD膜を積層する工程又 は前配トレンチの内表面にCVD膜を形成しこのCVD 原の上に熟験化膜を形成する工程と、前記トレンチの内 部を含む前定半導体基板の立面に導電膜を形成する工程 と、前定端電膜を前記トレンチに対応してパターンニン グする工程とを含むこを特徴とするトレンチ構造を有 コも半裏体実置の製造方法。

【請求項18】 前記CVD膜の上にさらに熱酸化膜を 積層する工程を含むことを特徴とする請求項17に記載 10 のトレンチ構造を有する半導体装置の製造方法。

【請求項19】 半導体基板の主面にトレンチを形成する工程と、少なくとも前記トレンチの内容面に絶縁膜を 形成する工程と、前配トレンチの内部を含む前配半導体 基板の主面に導電膜を形成しこの導電膜と窒素を注入す る工程と、前配導電膜を形成したの導電膜と資素を注入す る工程と、前配導電膜を形成したの導電膜と資素を注入す ニングする工程とを含むことを特徴とするトレンチ構造 を有てる半度な響の割合方法。

【請求項20】 半導体基板の主面にトレンチを形成する工程20 前記トレンチの底部に不純物を注入する工程20 と、少なくとも前記トレンチの内表面に絶縁機を形成する工程2、前記トレンチの内部を含む前記半導体基板の全面に導電機を形成する工程2、前記導電機を前記トレンチに対応してパターニングする工程とを含むことを特徴をするトンチ構造を有する半端体を置の製造が表現ります。

国の水を17 加加工サイン と してンクーン・サイン 基板を用い、前配絶縁膜としてシリコン 多結晶 溝膜を形成することを特徴とする請求項 11~20のいずたた。レンチ標造を有する半導体装置の製造方法。

【請求項22】 前配半導体基板の前配トレンチ側面を チャネルとし、前配準線模をゲート絶縁模とし、前配導 電膜をゲートとすることを特徴とするする請求項11~ 21のいずれかに配載のトレンチ構造を有する半導体装 優の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、トレンチ構造を MOSゲートとして使用する半導体装置及びその製造方 法に関するものである。さらに詳しくは、トレンチ内壁 40 に形成するゲート酸化機特性を改善した半導体装置及び その製造方法に関するものである。

#### [0002]

【従来の技術】図16は、トレンチをMOSゲートとして用いる従来のパワーデバイス(例えば、16BT: 絶縁ゲート型バイボーラトランジスタ)の構造を説明するための図である。図16(a)は、トレンチの配列を示す概念図。図16(b)は図16(a)のA-A、線のトレンチの長手方向に沿ったパワーデバイスの断面図、図16(c)は図16(a)のB-B、線のトレンチを 20

横断する垂直線に沿ったパワーデバイスの断面図であ る。

【0003】図において、1は1・型鉱炭膚、2は1型 鉱散層、3は1・型高濃度拡散層、4は1型ベース層 5は1・型エミッタ鉱炭膚、7はトレンチ、11はゲー ト酸化膜、12はゲート、15はシリコン酸化膜、16 及び17は層間膜、18は1・領域、19はシリサイド 層、20はバリアメタル、21はアルミを示す。このような従来のトレンチMOS ゲート構造では、図16

(c)に示すように、ゲート12の表面が、シリコン基板の表面よりも下、言い換えれば、トレンチ開口面よりも下に位置している。

【0004】また、図17は、比較のために、従来のプレーナーMOSゲート構造を示している。図16と同一の符号は、それぞれ同一又は相当部分を示すので、詳細な説明は省略する。

【0005】図18~図20は、トレンチをMOSゲートとして用いる従来のパワーデバイス (IGBT: 絶縁 ゲート型バイポーラトランジスタ)の製造工程を示す図 である。製造方法について説明すると、先ず、図18

(a) に示すように、シリコンなどの半導体基板300の n 型領域1の下面に n 領域2と p 領域3を形成し、 上面にp型不純約領域4を形成する。さらにその上に選 状的にn型高不純物濃板域5を形成する。その後、p 型領域4及びn型領域5を実通するトレンチ7を形成す る。その後、このトレンチ7の内面及び閉口部の平滑化 をする。

【0006】次に、図18(b)に示すように、トレン ケアの内部から基板30の表面にわたってシリコン酸化 膜11を形成する。このシリコン酸化膜11は、ゲート 酸化膜となるものである。

【0007】 炊に、図18(c) に示すように、基板3 0の全面にゲート電極材料12として低抵抗多結あ3 コン膜を形成しトレンチ7にも充填する。次に、図18 (d) に示すように、ゲート電極材料12をパターニン グレてトレンチ7内部にゲート12を形成する。次に、 図19(a) に示すように、ゲート12上にシリコン酸 化膜15を形成する。

【0008】 次に、図19(b) に示すように、この基 6 板30の全面に陽面影像機としてCVD膜 16及び17 を形成する。次に、図19(c) に示すように、エッチ ングにより酸化膜16, 17を整形してトレンチMOS ゲートを形成する。

【0009】次に、図20 に示すように、スパッタ法 やランプアニール等を用いてシリサイド層19、パリア メタル20、アルミ21を形成する。また、電極22を 形成する。こうして、トレンチ構造を有する1GBTを 完成する。

#### [0010]

【発明が解決しようとする課題】以上のように製造され

た、図16に示すような従来のデバイス構造では、図1 6 (b)の断面図における、図示C領域のトレン予開孔 部でSi/SiO2界面形状に凸状部分が現れる。ま た、図示C、D領域でゲート酸化膜11の薄膜化が起き て、トレンチ7内壁に形成するゲート酸化膜11の酸化 膜特性及び降離性の劣化を和いていた。

【0011】また図18(b)の工程で、ゲート酸化膜 11を形成する場合に、トレンチ7の側面にはn'エミ ッタ層5、pペース層4が形成されているために、ゲー ト酸化膜11中へ拡散層のドーパントが拡散していき、 ゲート酸化酸特性や信頼性を悪化させていた。

【0012】この発明は、これらの問題を解決するため になされたもので、トレンチをMOSゲートとして用い るパワーデバイスなどの半算体装置において、トレンチ 内壁に形成するゲート酸化膜などの絶縁膜の特性を向上 させるデバイス構造およびその製造方法を得ることを目 的とする。

#### [0013]

【蘇題を解決するための手段】この発明のトレンチ構造 を有する半導体装置は、半導体基拠と面に形念された。20 トレンチと、新記トレンチの内表面から上記半線体基板 の主面に沿った外表面にまで延在する絶縁膜と、前記ト レンチの内部から上記半導体基板の主面に沿った外表面 にまで延在する導電部とを備えたことを特徴とするもの である。

【0014】また、この発明のトレンチ構造を有する半 導体装置は、前配絶線膜が輸定トレンチの関口部から前 配外装置の部分で厚く形成され、前配準電部が前配トレ ンチの関口部分で絞り込まれた形状を有することを特徴 とするするものである。

【0015】また、この発明のトレンチ構造を有する半 導体装置は、繰り合うトレンチの間で前記絶縁膜と前記 端電部とがそれぞれ連続して形成されたことを特徴とす るものである。

【0016】また、この発明のトレンチ構造を有する半 導体装置は、前記絶線度を按り全キャパシタ面積のう ち、前記半導体基板の主面に沿った外表面の絶線膜部分 を挟むキャパシタ面積が5%以上となるように形成され たことを特徴とするものである。

[0017]また、この発明のトレンチ構造を有する半 40 導体装置は、前記絶線膜の全ゲートエッジ長のうち、前 記外延部の絶線膜部分のゲートエッジ長が30%以上と なるように形成されたことを特徴とするものである。

【0018】また、この発明のトレン手標金を有する半 準体装置は、半導体基板の主面に形成されたトレンチ と、前配トレンチの内表面から上記半導体基板の主面に 沿った外表面にまで延在する絶縁襞と、すくなくとも前 配トレンチの内部に形成された導電部とを備え、前記絶 線域の前記外表面での厚みが前記内表面での厚みみまり 2 倍以上厚、形成されていることを特徴とするものであ る。

【0019】また、この発明のトレン手構造を有する半 構体装置は、半導体基板の主面に形成されたトレンチ と、少なくとも前記トレンチの内表面に形成され熱酸化 膜の上にCVD膜を積層した2層構造、又は前記トレン チの内表面に形成されCVD膜の上に影酸化膜を積層し さ足層構造、色くは熱酸化膜の上にCVD度 を指層した5層構造の純緑膜と、少なく とも前記トレンチの内部に形成された薄電部とを備えた ことを特徴とするものである。

[0020]また、この発明のトレン手機造を有する半 準体装置は、半導体基板の主面に形成されたトレンチ と、少なくとも前配トレンチの内表面に形成された絶縁 膜と、少なくとも前配トレンチの内部に形成され産業が 注入された導電部とを備えたことを特徴とするものであ る。

[0021]また、この発明のトレンチ構造を有する半導体装置は、前配半導体基板をシリコン半導体基板と し、前配給線度をシリコン酸化膜とし、前配導電膜をシ リコン多結晶導体とすることを特徴とするものである。 [0022]また、この発明のトレンチ構造を有する半 導体装置は、前配半導体基板の前配トレンチ側面をチャ ネルとし、前配給線膜をゲート絶線膜とし、前配端電膜 をゲートとすることを特徴とするものである。

【0023】次に、この発明のトレンチ構造を有する半 導体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、前配トレンチの内表面から上配半導体 基板の主面に沿った外表面にまで延在する絶縁機を形成 する工程と、前配トレンチの内部を含む前配半導体基板 の主面に発電機を形成する工程と、前配準機能があむ。 レンチ内部から前配半導体基板の主面に沿った外表面に 延在するように前配連電機の前配トレンチより所定距離 離れた部分をエッチング除去する工程とを含むことを特 像とするものである。

【 0024】また、この発明のトレンチ構造を有する半 場体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、前配トレンチの内表面から上配半導体 基板の主面に沿った外表面にまで延在する第1の絶縁膜 を形成する工程と、前配トレンチの内部を含む前配半導 体基板の主面に第1の導電機を形成した後に前配第1の 需電膜を上配トレンチの用の記り低い位置でエッチ ング除去して第1の導電部を形成する工程と、前配半導 体基板の主面全体に第2の絶縁膜を形成した後で前配第 1の絶縁膜の上に前配第2の絶縁膜を形成した後で前配第 1の絶縁膜の上に前配第2の絶縁膜を形成して設定して前配トンチの中の前面第1の導電部に造する開孔を形成する工程 と、前配開孔に前配第1の導電部に至る第2の導電部を 形成する工程とを含むトレンチ構造を有するものであ る。

【0025】また、この発明のトレンチ構造を有する半 50 導体装置の製造方法は、前記絶縁膜及び前記導電膜が、 隣り合うトレンチの間で連続するように形成することを 特徴とするものである。

[0026]また、この発明のトレン手構造を有する半 準体装置の製造方法は、前記機構奏を挟せ全キャパシタ 面積のうち、前記半導体基板の主面に沿った外表面の絶 様膜部分を挟むキャパシタ面積が5%以上となるように 前記機模膜が可能記導電線を形成することを特徴とする ものである。

【0027】また、この発明のトレン手構造を有する半 導体装置の製造方法は、前記絶縁膜の全ゲートエッジ長 のうち、前記半導体基板の主面に沿った外表面の絶縁膜 部分のゲートエッジ長が30%以上となるように前記絶 縁膜及び前記導電膜を形成することを特徴とするもので ある。

【0028】また、この発明のトレン手構造を有する半 準体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、前配トレンチの内表面から上記半導体 基板の主面に沿った外表面にまで枪縁膜を延在させかつ 前配外表面での原みを前配内表面での原みの2倍以上に 形成する工程と、前配トレンチの内部を含む前記半導体 基板の主面に導電機を形成する工程と、前記導電機を前 配トレンチに対応してパターニングする工程とを含むことを特徴とするものである。

【0029】また、この発明のトレンチ構造を有する半 導体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、如なくとも前蛇トレンチの内表面に熱 酸化膜を形成しこの熟酸化膜の上にCVD膜を積層する 工程又は前蛇トレンチの内表面にCVD膜を積層しこの CVD膜の上に熟酸化膜を形成する工程と、前蛇トレン チの内部を含む前蛇半導体基板の主面に準度核形成す る工程と、前蛇溝電膜を形成する工程とが立てバター ンニングする工程とを含むことを特徴とするものであ

[0030]また、この発明のトレンテ構造を有する半 導体装置の製造方法は、前記CVD膜の上にさらに熱酸 化製を積積する工程を含むことを特徴とするものであ る。

【0031】また、この発明のトレンチ構造を有する半 導体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、少なくとも前記トレンチの内委而を他 経験を形成する工程と、前記トレンチの内部を含む前記 半導体基板の主面に導電膜を形成しこの導電膜に窒素を 注入する工程と、前記導電膜を前記トレンチに対応して パターニングする工程とを含むことを特徴とするもので \*\*\*

【0032】また、この発明のトレンチ構造を有する半 導体装置の製造方法は、半導体基板の主面にトレンチを 形成する工程と、前記トレンチの底部に不統物を注入す る工程と、少なくとも前記トレンチの内窓を含け顧記半導体 形成する工程と、前記トレンチの内窓を含け顧記半導体

基板の全面に導電膜を形成する工程と、前記導電膜を前 記トレンチに対応してバターニングする工程とを含むこ とを特徴とするものである。

【0033】また、この発明のトレンチ構造を有する半 導体装置の製造方法は、前記半導体基板としてシリコン 半導体基板を用い、前記絶縁度としてシリコン酸化膜を 形成し、前記導電膜としてシリコン多結晶導膜を形成す ることを特徴とするものである。

【0034】また、この発明のトレンチ構造を有する半 導体装置の製造方法は、前配半導体基板の前配トレンチ 側面をチャネルとし、前記絶縁膜をゲート絶縁膜とし、 前配導電膜をゲートとして形成することを特徴とするす るものである。

[0035]

【発明の実施の形態】

実施の形態1.図1~図6は、この発明の実施の形態1 による、トレンチ構造を有する半導体装置の製造方法及 U構造を限するための図である。以下では、半導体装置 置として、トレンチMOSゲート構造を有するIGBT を例にとって説明する。先ず、製造方法から説明して、 後に構造を設明する。

【0036】図1(a)~図6(b)は、トレンチの模断面での製造工程ごとの図であり、従来何で既明した図16(a)のトレンチ平面図のB-B、線での機断面に相当する。図面の各頁ごとに異なる図番号を付さなければならないという制約から、図1(d)は図2(a)に続き、図2(d)は図3(a)に続き、図3(d)は図4(a)に続き、図4(d)は図5(a)に続き、図5(b)は図6(a)に続き、図5(d)は図6(a)に続き、図5(d)は図5(a)に続き、図5

【0037】先ず、図1 (a) に示す半導体基板30に おいて、1はn・型低減度拡散層 (濃度:  $1\times10^{12}$  ~  $1\times10^{16}$  cm $^3$ 、涙き:  $40\sim600$   $\mu$ m)、2はn・型拡散層 (ピーク濃度:  $1\times10^{16}$  cm $^3$ 以下、拡散疾き: p・型高濃度拡散層 3の拡散変さ以上 400  $\mu$ m以下)、3はp・型高濃度拡散層 (表面濃度:  $2\times10^{16}$  cm $^3$ 以上、拡散深さ: 1  $\mu$ m以上でn 型拡散層 2 0 放散深さ以下) である。ここで、拡散層 1, 2, 3に関してに往入、拡散で形成してもよいし、エピタキシャル成をほとりか高してもいた。

【0038】次に、図1(b)に示すように、基核表面(n・型低濃度拡散層1)の中にp型ペース層4を拡散する(ビーク濃度:1×10<sup>15</sup>~1×10<sup>18</sup>cm³、散 飲葉さ:1~4μm、後に形成するトレンチ7の深さよりも改くする)。次に、図1(c)に示すように、n・型エミック拡散層5(表面濃度:1×10<sup>18</sup>~5×10 cm³、拡散探さ:0.3~2μm)を形成する。なお、半導体基核30の符号は、簡略化のため図1(c)以降は省略する。

【0039】次に、図1 (d) に示すように、CVD膜 6をデポし、これをパターニングしてトレンチ7を形成 する位置を開口する。次に、図2 (a) に示すように、 酸化膜6をマスクとして半導体基板をエッチングしトレ ンチ7を形成する。

【0040】 次に、トレンチMOSゲートの特性を向上 させるために、トレンチェッチング後の後処理を行な う。それには光ず、図2(b)に示すように、酸化酸6 のうち、トレンチ 7の開口部近傍の部分を選択的に除去 し、酸化膜6をトレンチ 7から距離x だけ後退させる。 次に、図2(c)に示すように、シリコンの等方性プラ ズマエッチングを行なう。これによりトレンチ 7の関ロ 部8は面取りされ、また底部りは丸くなって角張った部

分がなくなる。 【0041】次に、図2(d)に示すように、酸化模1 の(機性酸化便)を形成する。次に、図3(a)に示す ように、その酸化膜10を除去する。これらの工程によ り、トレンチ内壁の平滑化を行う。 及びトレンチ内壁の平滑化を行う。 1004011 に 図3(h)に示すとうに トレンチ

【0042】 次に、図3(b)に示すように、トレンチ7の内壁からトレンチ外表面にまで全面にシリコン酸化 取11(第1の絶縁娘)を形成する。これはトレンチのゲート酸化度となるものである。次に、図3(c)に示すように、トレンチ7に第1のゲート電極材料12(第1の導電機)(例えば、高濃度リンを含むり01リSi)を埋め込む。次に、図3(d)に示すように、エッチングを行って第1のゲート電極材料12をシリコン基板表面より低い位置までエッチングする。すなわち、トレンチ間口部の外表面より低い位置までエッチングする。

【0043】その後、図4(a)に示すように、CVD 膜13(第2の絶縁膜)をデポさせる。次に、図4

(b) に赤すように、CVD膜13をパターンニングして開孔し、シリコン酸化膜11の上にCVD膜13を残しながら、トレンチ7内部が引いが一ト電線材料12の表面を露出させる。次に、図4(c)に示すように、第2のゲート電極材料14(第2の導電膜)を形成し、第1のゲート電極材料12とトレンチ7内部でコンタクトをとる。

【0044】次に、図4(d)に示すように、第2のゲート電板材料14のパターンニングを行う。ここで、第1のゲート電板材料12と第2のゲート電極材料14と4は同じ材料を用いる。また、第2のゲート電板材料14をデポジションさせるまえに、ゲート抵抗の低抵抗化のために図4(b)の設階で第1のゲート電板材料12の表面にシリサイド層(TiSi,CoSiなど)を形成してもよい。

【0045】次に、図5(a)に示すように、第2のゲ

10 を酸化させ酸化膜15を形成し、層間膜16および17 (例えばCVD膜やポロン、リンを含むシリケートガラ スなど)を形成する。

【0046】その後、図6(a)に示すように、コンタクトのパターンニングを行なう。次に、図6(b)に示すように、スパッタ法やランプアニール等を用いてシリサイド層19、パリアメタル20、アルミ21を形成する。また、電極22を形成する。こうして、トレンチMOSゲート構造を有する1GBTが完成する。

【0047】以上説明したように、この実施の形態の半

導体装置の例として、トレンチMOSゲート構造を有す るIGBTは、図6(b)の機断面の断面図によって示 される。この構造は次にように要約される。すなわち、 この実施の形態の半導体装置は、半導体基板30の主面 に形成されたトレンチチ2、トレンチ7の内表面から半 導体基板30の主面に沿かった外表面にまで延在しトレン チ7の閉口部からトレンチ外表面。部分で厚く形成され たゲー粒軽膜11,13を有する。さらにトレンチ7 の内部から外表面まで延在レトレンチ7の閉口部分で数 り込まれた形状を有するゲート(特電部)12,14と

を備えている。

【0048】また、次のように雪い換えることもできる。すなわち、この実施の形態の半導体装置は、半導体基板30の主面に形成されたトレンチ7と、トレンチ7 の内表面から半導体基板30の主面に沿った外表面にまで延在する第1の絶縁膜11を有している。また、トレシチ7の内部でトレンチ7の周回面より低い位置まではた第1の導電部12を有している。また、第1の総縁膜11の上をトレンチ7の中の第1の減電部12を発展が120上をトレンチ7の中の第1の減電部12

周辺部から外表面にまで延在する第2の枪線度13を有 している。さらに、この第2の枪線度13の間で下部の 第1の薄電部12と接続され第2の稳線度13の外表面 にまで形成された第2の薄電部14を有している。 【0049】また、以上説明したこの実施の形態の半年 (世界の記述された)

体装置の製造方法は、次のように要約することができる。すなわち、先ず半導体基板30の主面に複数のトレシチ7を形成する。次に、トレンチ7の内装面から半導体基板30の主面に沿った外表面にまで延在する第1の に、トレンチ7の内部を埋め込むように半導体基板30の主面に指うと形成し、その後に第1の導電膜12を形成し、その後に第1の導電機12を形成し、その後に第1の導電域12を形成し、その後に第1の第一次が除去する。これは下部のゲート部分となる。次に、半導体基板30の主面全体に第2の絶縁横13を形成し、その後で第1の絶縁横13を形成し、その後で第1の絶縁横11を形成である。次に、前配開孔に第1の準電部12に達する配入を形成する。次に、前配開孔に第1の導電部12に至5第2の準電部14を形成する。たれに上部のゲート部分となる。こうして、トレンチ標造を有する半導体装

(1)

【0050】以上のようにして形成したトレンチMOS ゲート構造を用いれば、トレンチ開孔部におけるSi/ SiOz界面の凸状形状がなくなる。すなわち、トレン チ内壁に形成するゲート酸化膜リーク特性を劣化させる 原因となる構造がなくなる。これにより、ゲート酸化膜 リーク特性が改善される。

【0051】実施の形態2.図7~図9は、この発明の 実施の形態2によるトレンチ構造を有する半導体装置の 製造方法及び構造を説明するための図である。図7に至 様であるから、それらを援用する。先ず、製造方法につ いて説明し、その後に構造について説明する。

【0052】製造方法は、先ず、図1~図2に示す工程 と同様の工程を行なう。次に、図7(a)に示すよう に、トレンチエッチング後もしくはトレンチエッチング の後処理後に、トレンチボトムへpベース層4より低く n 型領域1よりも高濃度のヒソを注入する。

【0053】次に、図7(b)に示すように、トレンチ 7の内壁から外表面に至る全面にシリコン酸化膜11 (絶縁膜)を形成する。これはゲート酸化膜となるもの 20 である。このようにした結果、図7 (b) に示すよう に、従来生じていたトレンチボトム9でのゲート酸化膜 11の薄膜化が増速酸化により回避される。かつ、トレ ンチ内壁でのゲート酸化膜膜厚の均一性が向上してゲー ト酸化膜特性が向上することが見込まれる。

【0054】次に、図7 (c) に示すように、トレンチ 7をゲート電極材料12 (導電膜) (例えば、高濃度リ ンを含むpolv-Si)で埋め込む。次に、図8 (a) に示すように、エッチングを行ってゲート電極材

料12がシリコン基板表面より突出するようにエッチン 30 いる。 グする。また、p-型領域18を注入により形成する。 その後、ゲート電極材料12の表面を酸化させ酸化障1 5を形成する。次に、図8 (b) に示すように、層間膜 16および17 (例えばCVD膜やボロン、リンを含む シリケートガラスなど)を形成する。

【0055】その後、図8(c)に示すように、コンタ クトのパターンニングを行なう。次に、図9に示すよう に、スパッタ法やランプアニール等を用いてシリサイド 屬19、バリアメタル20、アルミ21を形成する。こ うして、トレンチMOSゲート構造を有するIGBTが 40 完成する。

【0056】以上においては、ゲートがトレンチ開孔部 より突出した構造の半導体装置の製造において、トレン チボトムに不純物を拡散する製造方法を説明した。しか し、トレンチボトムへの不純物の拡散は、ゲートの構造 とは関係なく効果を有するものであり、従来のようなゲ 一ト構造の半導体装置あるいは実施の形態1で説明した ゲート構造の半導体装置などにも適用できるものであ り、効果を発揮するものである。

【0057】以上説明したこの実施の形態の構造と製法 50 る。

を要約すると次のとおりである。すなわち、この実施の 形態による半導体装置は、半導体基板30の主面に形成 されたトレンチ7を有し、トレンチ7の内表面から半導 体基板30の主面に沿った外表面にまで延在する絶縁膜 11を有している。また、トレンチ7の内部から半導体 基板30の主面に沿った外表面にまで延在する導電膜1 2を備えている。すなわち、導電膜12がシリコン基板 表面より突出している構造を有している。

12

【0058】また、この実施の形態による半導体装置の るまでの工程は、実施の形態1の図1~図2の工程と同 to 製造方法では、先ず半導体基板30の主面にトレンチ7 を形成する。次に、トレンチ7の内表面から半導体基板 30の主面に沿った外表面にまで延在する絶縁膜11を 形成する。次に、トレンチ7の内部を含む半導体基板3 0の主面に導電膜12を形成する。次に、導電膜12が トレンチ7内部から半導体基板30の主表面に延在する ように、導電膜12のトレンチ7より所定距離離れた部 分をエッチング除去する。こして、トレンチ構造を有す る半導体装置を製造する。

> 【0059】このように形成したこの実施の形態の半導 体装置では、トレンチ7の内部からトレンチの外表面に 延在するゲート酸化膜11とゲート12とを備えるの で、ゲート酸化膜11に流れる電流がトレンチ開孔部に 集中するのを緩和できる。それにより、ゲート酸化膜の 信頼性を向上させる効果がある。

> 【0060】また、この実施の形態による他の半導体装 置は、ゲートの形状・構造とはかかわらず、砒素などの 不純物をトレンチ7の底部に注入し、その後にゲート絶 緑藤11を酸化形成することにより、トレンチボトムで のゲート酸化膜11が十分厚く形成された構造を有して

> 【0061】また、この実施の形態による他の半導体装 置の製造方法では、先ず半導体基板30の主面にトレン チ7を形成する。次に、トレンチ7の底部に不純物を注 入する。その後に、トレンチ7の内表面に絶縁膜11を 形成する。その後の工程は、従来と変わらない。

【0062】以上のようにして形成したトレンチMOS ゲート構造を用いれば、トレンチ内壁でのゲート酸化膜 の膜厚の均一性が向上してゲート酸化膜特性が向上す

【0063】実施の形態3.図10は、この発明の実施 の形態3による半導体装置の構造を説明するための図で ある。また、図11及び図12は、この実施の形態の半 導体装置の作用を説明するための図である。

【0064】図10(a)は、この実施の形態による半 導体装置の一例であり、実施の形態2で示したトレンチ MOSゲート構造と同じ概念のものであるが、ゲート絶 緑膜11がトレンチ開孔からトレンチ外表面に延在して おり、かつ、ゲート12がトレンチ7から突出するとと もにゲート酸化膜11と同じ長さで外表面に延在してい 【0065]また、図10(b)は、この実施の形態に よる半導体変費の他の一例であり、実施の形態とで示し たトレンチMOSゲート構造のものが、隣り合うトレン チ間で、ゲート絶線膜11分分離されずに連続してお り、かつゲート12も分離されず連続している。図中の 符号は、実施の形態・2と同様または相当のものを示して おり、詳細だ診明は省終する、

【0066】このようなこの実施の形態に示す構造にお

いては、従来のトレンチMOS構造に比べてゲート電極

材料12をトレンチ開孔部にでシリコン基板より上に形 10 成している。このため、トレンチ内壁から基板表面にまで延在するゲート酸化膜11で占める全キャパシタ面積(Stotal trench)のうちで、トレンチ開孔部、すなわち基板表面における平面部分のキャパシタ面積(図10 (a) のSplanar部分)の割合きが増加することになる。なお、ここで、従来のトレンチMOSゲート構造では、図16に示すSplanar部分に平面部分が存在する。【0067】また、キャパンタ面積の場合と同様に、トレンチMOSゲート構造の全ゲートエッジ長に占めるトレンチMOSゲート構造の全ゲートエッジ長の割合。に関しても、従来のトレンチMOSゲート構造 まりも図10 (a) 及び図10 (b) に示したトレンチMOSゲート構造の方が増加する。

【0068】図11及び図12は、それぞれこの容量比 β及びエッジ長比。とゲート酸化膜が破壊するまでに蓄 よられる電荷量 (Qbd) との関係を示す図である。電荷 量 Qbdは、ゲート酸化膜が絶縁破壊するまでチャージで さる電荷量を示している。この値は、酸化膜の情類性特 性の指揮となるパラメータであり、Qbdが大きいほど酸 化膜の膜質が低く信頼性が良いことがいえる。

【0069】図11において、従来のトレンチMOSゲート構造に比べ、図10(a),(b)に示すトレンチMOSゲート構造の方がQ比値が急速に増大していることがわかる。従来の構造では、容量比81は2%程度であり、この来施の形態では10%前後である。図11のカーブからみて、容量比8が5%以上になるようにゲート酸化膜11及びゲート12を形成すれば、絶縁破壊までの電荷量(Qbd)を従来の構造より1桁以上大きくできる。

【0070】また、図12において、従来のトレンチM 40 OSゲート構造に比べ、図10(a),(b)に示すトレンチMOSゲート構造の方がQbd値が急速に増大していることがわかる。従来の構造では、エッジ長比をは5%程度であり、この実施の形態では40%前後である。図12のカープからみて、エッジ長比をが30%以上になるようにゲート酸化模11及びゲート12を形成すれば、絶縁破壊すての電荷量 (Qbd)を従来の構造よりほぼ1桁以上大きくできる。

【0071】このように、図11及び図12に示す挙動は、トレンチ内壁に形成されているゲート酸化膜に流れ 50

る電流がトレンチ囲孔部で集中するために、キャパシタ 全体の面積に占めるトレンチ囲孔部の面積が増えた方 が、トレンチ囲孔部の面積が増えた方 が、トレンチ囲孔部での電波被度が緩和されることによ るものである。なお、図11、図12中 $\alpha$  $\alpha$ ,  $\beta$ =10 0%の値は図17に示す従来のブレーナーMOSゲート 構造を示している。

14

【0072】 なお、図10(a)に示した構造の半導体 装置の製造方法は、実施の形態2で脱明した方法と基本 的に同じであるから、脱明を省略する。また、図10 (b)に示した構造の半導体装置の製造方法は、実施の 形態2において、図7(c)までの工程は同じであり、図 8(a)の工程において、2つのトレンチ7の間でゲート 12を分離せずに形成する。その他は実施の形態2と基本的に同様であるから、詳細な説明は省略する。ただ し、図7(a)の工程を省略してもよい。

の構造と製法を要約すると次のとおりである。すなわ ち、この実施の形態の半導体装置は、トレンチ7の内表 面から半導体基板30の主面に沿った外表面にまで延在 する絶縁度(ゲート酸化膜) 11を備え、かつ、トレン チ7の内部から半導体基板30の主面に沿った外表面に まで延在する導電部(ゲート) 12が、絶縁膜(ゲート 酸化膜) 11と同じ長さにまで長く形成されている。 【0074】また、この実施の形態の他の半導体装置 は、隣り合うトレンチの間で絶縁膜(ゲート・絶縁膜)1 と連載像(ゲート)12とがまれて決線性して形成さ

【0073】以上説明したこの実施の形態の半導体装置

【0075】また、この実施の形態の他の半導体装置は、全キャパシタ面積に占めるトレンチ囲孔前における の 平面前の面積が大きくなるトレンチ囲のSゲート構造と した。特に好ましくは、絶縁膜を挟む全キャパシタ面積 のうち、トレンチ外表面の絶縁膜部分を挟むキャパシタ 面積が5%以上となるように形成している。

れている。

[0076]また、この実施の形態の他の半導体装置 は、トレンチ順孔部におけるゲートエッジ長が大きくな るトレンチMOSゲート構造とした。特に好ましくは、 総機膜の全ゲートエッジ長のうち、トレンチ外表面の絶 機関部分のゲートエッジ長が30%以上となるように形 成している。

【0077】以上説明したこの実施の形態によれば、ゲート酸化膜の信頼性を向上する効果が得られる。

【0078】実施の形態4、図13及び図14は、この 発明の実施の形態4によるトレンチ構造を有する半導体 装置の製造方法及び構造を説明するための図である。図 13に至るまでの製造工程は、実施の形態10図1~図 2の工程と同様であるから、それらを提用する。先ず、 製造方法について説明し、その後に構造について説明する。

【0079】この実施の形態の製造方法は、先ず、実施 の形態1の図1 (a) ~図1 (c) の工程と同様の工程

特別平11-31813

を経る、次に、図1 (d) の工程で、CVD販6を実施 の形態1~2の場合よりも厚くデポし、これをパターエ ングしてトレンチ7を形波する位置を関ロする。次に、 図2 (a) ~図2 (d) までの工程は、実施の形態1と 同様であるが、ただCVD膜6が厚く形成されているこ とが異なる。

【0080】 次に、図13(a)は、図2(d)の状態から酸化膜10のエッチンが除去を行なった後の状態を示す。CVD膜6を厚く形成していたため、酸化(膜)0が除去された後に、トレンチ開孔部の外表面にCVD膜6が残されてもる。次に、図13(b)に示すように、ゲート酸化度11(はCVD膜とかが表面におけるゲート酸化度11はCVD膜と分析とて腹厚が厚くなる。このとき、トレンチ開孔部の外表面におけるゲート酸化度110厚みが、トレンチ内表面での厚みより2倍以上厚くなるようにする。この後の工程は、従来と同様の工程、双は実施の形態1の図3(c)以降の工程なとと同様であってよく、限定されるものではない。以上のように、この実施の形態2回07(c)以降の工程などと同様であってよく、限定されるものではない。以上のように、この実施の形態の製造方ものではない。以上のように、この実施の形態の製造方ものではない。以上のように、この実施の形態の製造方もの特徴は 図1(d)にデキトレンチェンチグ用マ

く形成することにある。
[0081]図14は、このようにして形成した半導体接置の構造を示す断面図であり、図14(a)はゲート12の上面がトレンチ7の関口面より落ち込んでいる構造の半導体装置の断面図、図14(b)はそのトレンチ7の展手方向での断面図である。また、図14(c)は、図14(a)に示したトレンチ別孔部のコーナー領域Aの拡大図である。さらに、図14(d)は、ゲート12がトレンチ7の間口面より突出している構造の半導体装置の断面できる。

スクとして用いるCVD膜6を実施の形態1、2より厚

 $[0 \ 0 \ 8 \ 2]$  この実施の形態により製造した半導体装置の特徴は、図14 (c) のコーナー領域の拡大図に示すように、トレンチ開乳脈におけるゲート酸化壊  $1 \ 0$  帳厚  $1 \ 0$  の映厚  $1 \ 0$  の  $1 \ 0$  の  $1 \ 0$  におけるゲート酸化壊  $1 \ 0$  に関厚  $1 \ 0$  の  $1 \ 0$  におけるゲート酸化  $1 \ 0$  である。

【0083】その結果、トレンチ開礼部コーナーにおける強直方向、すなわちY方向電界(Ecor, y) it. ト 40 レンチ開礼部におけるゲート酸化膜110原準 tgo×1がトレンチ内部の膜厚 tgo×2と同じ厚みしかない場合より緩和される。従って、トレンチ開礼部コーナーにおけるX、Y方向電界の合成成プトルラルな電界(Ecor)が、従来より低下する。そのために、トレンチ開礼部におけるゲート酸化膜11へかかる電界が緩和され、ゲート酸化膜リーク特性が改善されて歩留り向上の効果が移られる。

【0084】実施の形態5.この発明の実施の形態5に よる半導体装置の構造と製造方法について説明する。先 50

ず、製造方法について説明し、その後に構造について説明する。製造方法について、プロセスを示す図としては、実施の形態1で説明した図1(a)~図3(b)を 提用する。

【0085】この実施の形態の製造方法は、先ず、図1 (a) ~図3(a) の工程と同様の工程を経て、図3

(a) に示すように半導体基板30にトレンチ7を形成 する。次に、この実施の形態の製造方法の特徴は、図3

(b) に示すトレンチ内部のゲート酸化膜の形成方法に ある。この実施の形態では、図3 (b) に示すゲート酸 化膜11 (絶縁膜) の形成方法として、先ず従来のよう に熟験低酸を形成した上に、さらにCVD膜を形成し て、2層の積層膜を形成する。また、先ずCVD膜を形成 成した上に、熟酸化膜を形成して2層の積層膜を形成し てもよい。

【0086】また、他の方法として、先ず熱酸化膜を形成し、その上にCVD膜を形成し、さらにその上に熱酸化酶を形成し、3層の薄層膜とする。

【0087】このようにゲート酸化胰11を形成することにより、トレンチ内壁におけるゲート酸化胰の膜厚の不均一を緩和されることができる。この方法を用いれば、トレンチ内壁に形成するゲート酸化膜原厚の均一性が向上し、ゲート酸化膜原厚が大め一による悪影響が回避できる効果が得られる。なお、シリコンとの界面はチャネルができることもあり、熱酸化酸を形成するようにした方がCVD膜を用いるよりもMOSチャネル部の移動度の低下を招く恐れがなくなる。

【0088】このようにして、ゲート酸化膜を形成した 後の工程は、従来の製造工程、又は実施の形態1の図3 (c)以降の工程、或いは実施の形態2の図7(c)以 降の工程などいずれでもよく、限定されるものではな

【0089】さて、従来から、トレンチ内壁に形成する グート酸化胰の膜厚の不均一が発生するのは、以下の理 由による。すなわち、トレンテ内壁には数種類の面方位 が発生する。よって、従来の熱酸化法によりゲート酸化 膜11をトレンチ内壁に形成すると面方位依存性が現れ るために、ゲート酸化胰の機厚の不均一が起きていた。 この実態の形態は、熱酸化膜の上にCVD膜を積層する ことにより、もしくはCVD膜形成後に熱酸化を行な い、ゲート酸化膜の不均一性を緩和しようとするもので ある。

【0090】また、この実施の形態のゲート酸化膜を形成すれば、従来例の図16(b)の断面図中に示す領域 医のような、LOCOS部23(分離酸化膜)とゲート酸化膜11との境界におけるゲート酸化膜11との境界におけるゲート酸化膜11の薄膜化くびわりを防ぐことができる。その結果、領域Eでのゲート酸化膜破滅やゲート酸化膜内状化を防ぐことができる。

【0091】なお、この実施の形態の方法は、トレンチ

ボトムに 用を形成して増速酸化によりゲート酸化膜1 1の膜原不均一を除く方法に代えて用いることができ る。これらの方法は、ともにゲート酸化膜の膜厚を均一 化する効果が得られるものである。

【0092】また、この実施の形態による半導体装置 は、以上説明したように、半導体基板30の主面に形成 されたトレンチ7を有し、前記トレンチ7の内表面に形成 成されたゲート酸化膜11などの絶縁膜が、発験化膜の 上にCVD膜を積離した構造、又はCVD膜の上に影験 化膜を形成した構造、あるいは熱酸化膜の上にCVD膜 を積層しさらに熱酸化膜を復層した構造としている。そ して、このトレンチ7の内部にゲート12などの導電膜 を形成した構造を有している。

【0093】以上説明したように、この実施の形態によれば、トレンチ内壁に形成するゲート酸化度11に熱酸 化膜+CVD膜の積層膜、CVD膜+熱酸化膜の荷層 膜、もしくは熟酸化膜+CVD膜+熱酸化膜の荷層 層膜を用いることで、トレンチ内壁に形成するゲート酸 化膜11の膜厚の均一性を向上させ、ゲート酸化膜の信 頻性を向上させることができる。

[0094] 実施の形態6. この発明の実施の形態6に よる半導体装置の製造方法について説明する。製造方法 について、プロセスを示す図としては、実施の形態1で 説明した図1(a)~図3(c)を提用する。

【0095】この実施の形態の製造方法は、先ず、図1 (a) ~図3(b)の工程と同様の工程を経て、図3

(b) に示すように半導体基板30にトレンタイを形成し、このトレンチ内面にゲート酸化膜11 (絶機膜)を 形成する。水に、この実施の形態の製造方法の特徴は、 図3 (c) に示すゲート電極材料12 (導電膜)の形成 30 方法にある。この実施の形態では、図3 (c) に示すよ うに、トレンチアにゲート電極材料12 (例えば、高濃 度リンを含むpoly〜51)を埋め込む。そして、こ のゲート電極材料12に窒素を注入する。この窒素注入 量はn:エミッタ拡散層5を形成する注入量の0.1~ 2倍とする。

【0096】この後の工程は、実施の形態1の図1

(d) に示すように、ゲート電極材料12のエッチング を行なう。あるいは、実施の形態2の図8 (a) に示す ように、ゲート電極材料12のエッチングを行なっても よい。このように、この後の工程については、限定され るものではない。

【0097】この実施の形態では、以上のようにゲート 電極材料12~窒素を注入してニールすることで、ゲー ト酸化膜11中にアニールにより拡散した窒素が折出 し、ゲート酸化膜11と基板30との界面に、もしくは ゲート酸化膜11とデート電極材料12との界面に、窒 素リッチのゲート酸化膜11が形成される。その結果、 ゲート酸化膜11が形成された後にアニールでゲート 化膜11・世散するドーパントとなるn:エミッタ層 5、pベース層4からの不純物のゲート酸化膜11への 拡散が抑制され、ゲート酸化膜の特性の低下を低減する 効果がある。

【0098】さらに、蜜素注入による蜜化により、蜜素 がゲート酸性駅11と基板30の界面に存在するダング リングポントや不完全な結晶をと有することにより界面 準位の発生を低減させる。また、酸化懐中の電子トラッ ブとして作用するSi-H、Si-P H結合が、Si-N 結合 となる結果、ゲート酸化懐中の電子トラックを低減する ことができる。その結果、トレンチMOSゲート構造の トランジスタのホットキャリア耐性を向上させる効果が ある。

【0099】この方法は、ゲート酸化膜 1 が熱酸化膜の場合でもよいし、実施の形態3 に示したように、ゲート酸化膜として外間接で重ねて形成する場合、又は、CVD膜形成後に熱酸化膜を形成する場合、あるいは、熱酸化膜の上にCVD膜を形成し、さらにその上に熱酸化膜を形成する場合に適用しても同様な効果が得られる。また、ゲート構造してトレンチMO3 ダート構造のみならず回20に示すプレーナーMOSゲート構造のパワーデバイスに適用しても同様な効果が得られる。

【0100】この実施の形態によれば、以上説明したように、ゲートに窒素が注入されたトレンチ構造を有する 半導体装置が得られる。

【0101】以上説明したように、この実施の形態の製造方法によれば、窒素をゲート電極材料に注入してシリコン/ゲート酸化使界面の変化を行い、ゲート酸化使のの不純約拡散の抑制やゲート酸化膜中のトラップを低減させることができる。これにより、トレンチ内壁に入たゲート酸化膜の信頼性向上を図ることができる。

【0 1 0 2】実施の形態7. 図15はこの発明の実施の 形態7による半導体装置を説明するための図である。図 15 (a) は、実施の形態2のトレンチMOSゲート構造を適用したトレンチMOSFETの構造を示す図であ

【0103】また、図15 (b) は、実施の形態2のトレンチMOSガート構造を適用したIGBTの構造例であり、コレクタ構造がp・型拡散層3のみでなく、p・型領域3 aを形成し、p・/p・コレクタ構造を有してい

る。 【0104】また、図15 (c) は、実施の形態2のト

レンチMOSゲート構造を適用したIGBTの他の構造 例であり、コレクタ構造がp・型拡散層3のみでなく、 n・型領域3 bを形成し、p・/ n・コレクタ構造を有して いる。その他の符号はすでに説明したものと同様である から、詳細定説明は省略する。

【0105】以上のように、実施の形態1~6で説明したトレンチMOSゲート構造は、トレンチMOSゲート 精造を有するパワーデバイスなど、いろいろな半導体装

村用半11-31815

置に適用できるものであり、それぞれ実施の形態1~6 で説明した効果を奏するものである。

#### [0106]

【発明の効果】以上説明したように、この発明によれ ば、トレンチ構造を有する半導体装置及びその製造方法 において、トレンチの内表面から外表面にまで延在する 絶縁膜を形成し、トレンチの内部から突出し外表面にま で延在する導電膜を備えたので、絶縁膜(ゲート酸化 膜) に流れる電流がトレンチ開孔部に集中するのを緩和 できる。それにより、絶縁膜 (ゲート酸化膜) の信頼性 10 を向上させる効果がある。

【0107】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、トレンチ の開口部から外表面の部分で絶縁膜 (ゲート酸化膜) を 厚く形成し、導電膜 (ゲート) をトレンチの閉口部分で 絞り込む形状にしたので、トレンチ開孔部におけるSi /SiO2界面の凸状形状がなくなり、絶縁膜 (ゲート 酸化膜)のリーク特性が改善される。

【0108】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、隣り合う 20 トレンチの間で絶縁膜と導電膜とをそれぞれ連続して形 成したので、絶縁膜 (ゲート酸化膜) に流れる電流がト レンチ開孔部に集中するのを緩和できる。それにより、 絶縁膜(ゲート酸化膜)の信頼性を向上させる効果があ る。

【0109】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、絶縁薄を 挟む全キャパシタ面積のうち、半導体基板の主面に沿っ た外表面の絶縁聴部分を挟むキャパシタ面積が5%以上 となるように形成したので、絶縁膜(ゲート酸化膜)に 30 造を有する半導体装置の製造工程を示す断面図。 流れる電流がトレンチ開孔部に集中するのを緩和でき る。それにより、絶縁膜 (ゲート酸化膜) の信頼性を向 上させる効果がある。

【0110】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、絶縁膜の 全ゲートエッジ長のうち、トレンチ外表面の絶縁膜部分 のゲートエッジ長が30%以上となるように形成したの で、絶縁膜 (ゲート酸化膜) に流れる電流がトレンチ開 孔部に集中するのを緩和できる。それにより、絶縁膜 (ゲート酸化膜) の信頼性を向上させる効果がある。

【0111】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、絶縁膜の 外表面での厚みが内表面での厚みより 2倍以上厚く形成 したので、トレンチ開孔部における絶縁膜(ゲート酸化 膜) へかかる電界が緩和され、絶縁膜 (ゲート酸化膜) のリーク特性が改善されて歩留り向上の効果が得られ

【0112】また、この発明によれば、トレンチ構造を 有する半導体装置及びその製造方法において、トレンチ の絶縁膜として、熱酸化膜の上にCVD膜を積層した2 50 程を示す断面図。

層構造、又はCVD膜の形成後に熱酸化を行なった2層 構造、もしくは、熱酸化膜の上にCVD膜を積層しさら に熱酸化膜を積層した3層構造としたので、トレンチ内 壁に形成する絶縁膜(ゲート酸化膜)の膜厚の均一性を 向上させ、絶縁障 (ゲート酸化膜) の信頼性を向上させ ることができる。

【0113】また、この発明によれば、トレンチ構造を 有する半道体装置及びその製造方法において、トレンチ の内部の導電膜に窒素を注入したので、基板側からの絶 縁膜 (ゲート酸化膜) への不純物拡散が抑制され、絶縁 膜(ゲート酸化膜)の特性の低下を低減する効果があ る。また、これによりトレンチMOSトランジスタの特 性を向上させる効果がある。 【図面の簡単な説明】

【図1】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。 【図2】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。

【図3】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。

【図4】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。 【図5】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。

【図6】 この発明の実施の形態1による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。

【図7】 この発明の実施の形態2による、トレンチ構 造を有する半導体装置の製造工程を示す断面図。

【図8】 この発明の実施の形態2による、トレンチ機 【図9】 この発明の実施の形態2による、トレンチ構

浩を有する半導体装置の製造工程を示す断面図. 【図10】 この発明の実施の形態3による、トレンチ

構造を有する半導体装置の製造工程を示す断面図。 【図11】 この発明の実施の形態3による、トレンチ

構造を有する半導体装置の作用を説明するための図。 【図12】 この発明の実施の形態3による、トレンチ

構造を有する半導体装置の作用を説明するための図。 【図13】 この発明の実施の形態4による、トレンチ 40 構造を有する半導体装置の製造工程を示す断面図。

【図14】 この発明の実施の形態4による、トレンチ 構造を有する半導体装置の構造を示す断面図。

【図15】 この発明の実施の形態7による、トレンチ 構造を有する半導体装置の構造を示す断面図。

【図16】 従来のトレンチMOSゲート構造の半導体 装置を示す断面図。


【図17】 従来のプレーナーMOSゲート構造の半導 体装置を示す断面図。

【図18】 従来のトレンチMOSゲート構造の製造工


【図19】 従来のトレンチMOSゲート構造の製造工程を示す断面図。


【図20】 従来のトレンチMOSゲート構造の製造工程を示す断面図。

## 【符号の説明】

1 n·型拡散層、 2 n型拡散層、 3 p·型高濃 度拡散層、 4 p型ペース層。 5 n·型エミッタ 拡散層、 6 C V D 酸、 7 トレンチ、8 トレン 予開礼部、 9 トレンチ底部、 10 シリコン酸化 

(13) 村用平11-318.





19) 特開平11-318

